ChipScope Pro核生成器

ChipScope Pro核生成器

Xilinx針對不同類型的調試IP核，提供了不同的核生成器。本節重點介紹Xilinx Core Generator Tool（Xilinx IP核生成器）所支持的ChipScope Pro調試IP核ICON、ILA、VIO和ATC2及其屬性（見圖9-5）。

9.2.1 ICON屬性

雙擊【Xilinx Core Generator】，打開現有的IP核工程項目或者建立一個新的IP核工程。【View by function】→【Debug & Verification】→【ChipScope Pro】，雙擊ICON。彈出圖9-6所示界面。

(1) 【Component Name】：輸入組件名稱。

(2) ICON Parameters。

注意：只有 Spartan-3、Spartan-3E、Spartan-3A和Spartan-3A DSP支持該選項。

注意：只有全局資源非常缺少的情況下才考慮把JTAG時鐘放到通用布線中。禁止全局時鐘緩沖器可能導致時序問題或者不期望的行為（例如在分析工具中出現“Found 0 cores in device”的錯誤）。

注意：只有 Spartan-3、Spartan-3E、Spartan-3A和Spartan-3A DSP支持該選項。另外，只有使用這些USER*口時此項才被使能。如果設臵為使能，但是設計中并沒有使用這些端口，一些綜合工具可能不會產生與ICON之間的正確連接，甚至會在綜合或實現階段產生錯誤。

單片機

版權聲明：本文內容由網絡用戶投稿，版權歸原作者所有，本站不擁有其著作權，亦不承擔相應法律責任。如果您發現本站中有涉嫌抄襲或描述失實的內容，請聯系我們jiasou666@gmail.com 處理，核實后本網站將在24小時內刪除侵權內容。

版權聲明：本文內容由網絡用戶投稿，版權歸原作者所有，本站不擁有其著作權，亦不承擔相應法律責任。如果您發現本站中有涉嫌抄襲或描述失實的內容，請聯系我們jiasou666@gmail.com 處理，核實后本網站將在24小時內刪除侵權內容。