ChipScope Pro分析儀（chipscope使用教程）

ChipScope Pro分析儀

ChipScope Pro 分析工具（Analyzer tool）直接與ICON、ILA、IBA、VIO及IBERT核相連，用戶可以實時地創建或修改觸發條件。

注意：雖然ChipScope Pro分析工具能識別設計中的ATC2核，但是需要將JTAG接口與安捷倫邏輯分析儀相連，建立ATC2核與安捷倫邏輯分析儀的通信。

分析工具有兩部分：分析工具服務器和客戶端。

(1) 服務器是命令行服務程序，可以通過JTAG下載電纜連接目標器件的JTAG口。如果用戶想通過JTAG下載線調試本地目標系統，不需要手動打開分析工具服務器，只有當用戶需要和遠程客戶端相連時，才需要手動打開分析工具服務器

(2) 分析工具客戶端是一個圖形化的用戶接口界面（GUI），它連接目標系統的JTAG鏈，與目標器件中的ChipScope內核通信。分析工具的客戶端和服務器可以運行在一臺機器上（local host模式）或者不同機器上（remote模式），remote模式在以下情況下非常有用。

在大部分情況下，用戶是通過分析工具客戶端來對設計進行分析的，這里詳細介紹客戶端界面和功能。客戶端界面如圖9-38所示。

分析工具客戶端由菜單欄、常用工具欄、項目瀏覽器、信號瀏覽器、主窗口以及信息顯示窗口組成。

(1) 菜單欄。

(2) 項目瀏覽器：項目瀏覽器在JTAG邊界掃描鏈正確初始化后會列出掃描鏈上所有能識別的器件，顯示核的數目，并為每個核創建一個文件夾，其中包含了觸發條件設置和要觀察信號的波形文件。在配置下載完成后，項目瀏覽器也會同時更新。

(3) 信號瀏覽器：信號瀏覽器用于添加和刪除視圖中的信號，當在項目瀏覽器中選中一個ChipScope核后，在信號瀏覽器中會顯示出與此核相關的信號，可以對這些信號重命名或將信號組合成總線的形式。

(4) 主窗口：主窗口主要用于顯示【Trigger Setup】、【Wavaform】、【Listing】以及【Bus Plot】等窗口。

(5) 信息顯示窗口：信息顯示窗口會列出分析儀所有的狀態信息，便于用戶查看。

使用Analyzer觀察信號波形時，首先需要將設計和ChipScope Pro核共同生成的配置文件下載到FPGA芯片中。然后通過設定不同的觸發條件捕獲數據，將其存儲在芯片的BRAM中，通過JTAG鏈回讀到PC上觀察波形。

一、 配置目標芯片

打開Analyzer，在常用工具欄上單擊，初始化邊界掃描鏈，成功完成掃描后，項目瀏覽器會列出JTAG鏈上的器件，如圖9-39所示。Analyzer能自動識別出邊界掃描鏈上的所有Xilinx的CPLD、FPGA、PROM以及System ACE芯片。圖9-39所示為ML505目標板的JTAG鏈掃描結果。

當JTAG鏈掃描正確后，菜單項“Device”才能由灰色變為正常。需要注意的是：ChipScope通過JTAG鏈來觀察芯片內部邏輯，因此在生成配置文件時只能利用.bit格式的配置文件，且時鐘需要選擇“JTAG CLK”，選擇“CCLK”可能會導致配置失敗。

二、 設置觸發條件

將包含ChipScope核的工程下載到FPGA中以后，還需要設定觸發條件才能在Analyzer中捕獲到有效波形。Analyzer的觸發設置由【Match】匹配、【Trig】觸發以及【Capture】捕獲三部分組成，其中【Match】用于設置匹配函數，【Trig】用于把一個或多個觸發條件組合起來構成復雜的觸發條件，【Capture】用于設定窗口的數目和觸發位置，典型的配置界面如圖9-40所示。

(1) 【Match】里設置觸發條件的匹配函數，多個函數的組合構成ChipScope Pro核的整個觸發條件。

(2) 【Trig】窗格可以把一個或多個觸發條件組合起來，構成復雜的觸發條件。觸發條件是一個或者多個觸發條件的組合，ChipScope Pro根據觸發條件判斷是否捕獲數據。在Analyzer中可以定義多個觸發條件。

(3) 【Capture】里可以設置視窗的數目和視窗中觸發事件的位置，這些視窗通常包含由一個觸發事件產生的一連串連續采樣點。

三、 捕獲數據

運行捕獲Running/Arming the Trigger，設置好觸發條件后，在工程管理窗口中選擇【Trigger Setup】→【Run】命令，分析儀進入捕獲（arm）狀態。如果觸發條件得到滿足，Core捕獲數據，直到設置的緩沖區填滿為止，然后通過JTAG上傳數據，并在【Waveform】和【Listing】窗口中顯示。如果需要強制進行數據捕獲，可以選擇【Trigger Setup】→【Trigger Immediate】命令，該命令忽略觸發條件并立刻進行捕獲，直到設置的緩沖區填滿為止，并在【Waveform】和【Listing】窗口中顯示。

要停止捕獲，選擇【Trigger Setup】→【Stop Acuqisition】命令。

四、 觀察信號

ILA核可以通過【Waveform】、【Listing】和【Bus Plot】窗口觀察信號波形。

(1) 【Waveform】窗口

在圖9-42所示【JTAG Chain】的ILA核下單擊【Waveform】，打開圖9-43所示波形顯示界面，它類似于邏輯分析儀，可以支持如下操作。

(2) 【Listing】窗口如圖9-44所示。

【Listing】窗口以列表形式顯示采樣緩沖區。基本功能和【Waveform】相同。

(3) 【Bus Plot】繪圖窗口如圖9-45所示。

如果設計中有VIO核，可以在【VIO Console】窗口觀測虛擬輸入輸出信號狀態，如圖9-46所示。

(1) 【Bus/Signal】欄：包含VIO核的總線或者信號名稱。單擊右鍵，設置信號/總線的【Type】顯示類型和【Persistence】顯示時間長度。

(2) 【Value】欄：顯示信號的當前值。

五、 導入、導出數據

ChipScope提供了強大的數據采集能力，最大深度可達16384，單靠肉眼觀測是不可行的，需要將采集波形存儲下來，再通過VC、MATLAB等工具完成后續分析。【File】菜單下【Export】命令，可導出.VCD、.ASCII以及.FBDT等3種類型的文件。

用戶可以對采樣信號進行重命名，然后在ChipScope中導入所有信號名，以方便觀察和分析。Core Generator、Core Inserter、Synplicity Certify和FPGA Editor 工具都可以產生有關信號名的文件，在ChipScope中，可以運行【File】菜單下【Import】命令，從指定文件中導入信號名。

9.5 利用FPGA Editor修改Chipscope Pro核信號連接

對于使用高密度FPGA實現的復雜的邏輯設計，每次在ChipScope Pro Core中修改信號探點都需要重新進行布局布線，布局布線需要花費較長的時間。更令人頭痛的是，布局布線后的結果可能每次都有差異，有時會變得很差。如何解決這個問題呢？FPGA Editor與ChipScope的協同工作有效地解決了這個問題。

利用FPGA Editor和ChipScope Pro協同工作，可在FPGA Editor中對器件內的ChipScope Pro探點直接修改。由于不再布局布線，不僅提高了工作效率，而且ChipScope Pro Analyzer的跟蹤和分析也更準確。

運行ISE 11.x設計工具，在【Processes for Source....】窗口中單擊【View／Edit Routed Design（FPGA Editor）】。彈出FPGA Editor界面，在右邊菜單欄中單擊【ILA】命令，打開如圖9-47所示的ILA設計界面，在【Array】窗口中修改布線。

9.6 小結

本章詳細介紹了Xilinx內嵌邏輯分析儀ChipScope Pro，它是Xilinx開發的功能強大的在線調試工具，它解決了用片外邏輯分析儀進行設計調試時需要硬連接的瓶頸。本章首先介紹了ChipScope Pro的各個組成部分，包括ICON、ILA、VIO和ATC2等功能模塊，接著用一個實例介紹了ChipScope Pro的應用，最后討論了用ChipScope Pro分析儀進行設計調試的方法。希望通過本章介紹，讀者能快速熟悉并掌握ChipScope Pro的應用，并借助此工具，快速找到并排除設計中的問題。

Windows 硬件開發

版權聲明：本文內容由網絡用戶投稿，版權歸原作者所有，本站不擁有其著作權，亦不承擔相應法律責任。如果您發現本站中有涉嫌抄襲或描述失實的內容，請聯系我們jiasou666@gmail.com 處理，核實后本網站將在24小時內刪除侵權內容。