-
甘特圖怎么制作更方便？甘特圖制作方法" title="甘特圖怎么制作更方便？甘特圖制作方法" width="200" height="150">
-
OKR的實施標準步驟是什么？成功實施落地OKR的要點" title="OKR的實施標準步驟是什么？成功實施落地OKR的要點" width="200" height="150">
-
Verilog HDL 訓練】第 03 天" title="【Verilog HDL 訓練】第 03 天" width="200" height="150">
【Verilog HDL 訓練】第 03 天
所有內容 ?2025-04-04閱讀某工藝庫：http://bbs.eetop.cn/thread-611701-1-1.html 第一次見這種東西，只能嘗試摸索下，待修正！ 大神答案：https://t.zsxq.com/Jaqz...
-
胡振波：我的芯片之路
所有內容 ?2025-04-04國內CPU產業方興未艾，x86、ARM和MIPS等傳統商用處理器架構呈現“百花齊放”之勢。龍芯、兆芯、飛騰等資深專業CPU公司在不斷突破，華為、展訊等一線大公司相繼開始研發自主的處理器核心，海光、華芯...
-
Verilog HDL 訓練】第 12 天（數據通路）" title="【Verilog HDL 訓練】第 12 天（數據通路）" width="200" height="150">
【Verilog HDL 訓練】第 12 天（數據通路）
所有內容 ?2025-04-03數據通路。 y = func(a,b) func可以是加法，減法，乘法，比較，移位，舍入，飽和等。 分別針對有符號數，無符號數的情況。 提示：可以參考synopsys的一篇文檔 https://t.z...
-
Verilog HDL 訓練】第 13 天（存儲器、SRAM）" title="【Verilog HDL 訓練】第 13 天（存儲器、SRAM）" width="200" height="150">
【Verilog HDL 訓練】第 13 天（存儲器、SRAM）
所有內容 ?2025-04-01存儲器。 1. rom，ram，flash，ddr，sram，dram，mram..列舉并解釋一下這些名詞。 2. 用verilog實現一個深度為16，位寬8bit的單端口SRAM。搭建一個仿真環境，...
