《系統(tǒng)與芯片ESD防護的協(xié)同設計》 —1.3.4　片外網(wǎng)絡的ESD抑制因素

1.3.4　片外網(wǎng)絡的ESD抑制因素

除了兩個主要因素，鉗位電壓波形和采用瞬態(tài)電壓抑制器（TVS）的片外ESD防護網(wǎng)絡的電容，還必須考慮很多其他的重要因素。

關于TVS設計的一些內(nèi)容將在第3章中討論，它們在協(xié)同設計中的應用將在第5章中討論。大多數(shù)TVS元器件可細分為三類：聚合物、壓敏電阻和半導體二極管抑制器。聚合物抑制二極管是基于在聚合物中引入的導電納米粒子之間的隧穿和擊穿電導率調(diào)制效應。它們具有極低寄生電容這一優(yōu)點，但不能將電壓限制在較低水平上。壓敏電阻（或電壓可變電阻）有不同的設計，它們大部分是氧化鋅金屬氧化物壓敏電阻。壓敏電阻的工作原理是基于熱離子發(fā)射和電子隧穿。壓敏電阻對防止非常強的ESD事件通常是有效的——例如路燈的防雷擊。對于半導體系統(tǒng)，壓敏電阻的缺點是它們的高電容和它們能承受的沖擊較低。與聚合物抑制器類似，壓敏電阻的鉗位電壓通常相當高。

例如，壓敏電阻由金屬電極和氧化鋅（ZnO）陶瓷層構(gòu)成。陶瓷層的ZnO顆粒形成類二極管結(jié)，只允許電流在一個方向流動。在電路正常工作期間，這個壓敏電阻是關斷的。由于結(jié)較大，壓敏電阻的電容通常相當高。如果在ESD應力期間，超過了壓敏電阻擊穿電壓，壓敏電阻就開始導通。電流傳導均勻分布在壓敏電阻上，提供非常高的魯棒性，對浪涌電流也是這樣。根據(jù)TLP特性，器件正反饋不產(chǎn)生S形I-V曲線（圖1.29a）[5]。

圖1.29　a）TLP I-V特性　b）在120 V應力下，壓敏電阻S10k40在200 ns時間內(nèi)的TLP電壓和電流波形，圖中標有測量窗口I和II

壓敏電阻I-V特性的鉗位電壓隨TLP應力持續(xù)時間而改變，這是由于開啟相對緩慢（圖1.29b）。在100 ns的TLP應力之后，壓敏電阻沒有達到準靜態(tài)。大電容壓敏電阻的長期可靠性相當差。在經(jīng)歷幾個ESD沖擊后，可以注意到壓敏電阻的衰退，這以關態(tài)泄漏電流變大的形式呈現(xiàn)出來。

另一個可選解決方案——火花隙通常由2個電極組成，相互之間有一定距離。這個“隙”中填充空氣或其他氣體，允許在兩個電極之間產(chǎn)生火花。當超過擊穿電壓（通常是非常高的）時，電極間的氣體電離，產(chǎn)生低阻放電弧。除了高擊穿電壓外，火花隙使用的空氣或氣體的電離還需要一定的時間。這就延遲了火花隙的擊穿或觸發(fā)。一旦觸發(fā)，火花隙表現(xiàn)出“類回滯”的行為，鉗位電壓很低。對于主要針對幾百伏耐壓的高壓應用，火花隙和壓敏電阻的使用是合理的。

聚合物電壓抑制（PVS）器件表現(xiàn)出類似的特性。原理設計有點類似于火花隙，放電通過聚合物材料實現(xiàn)，而不是通過空氣。聚合物材料的介電常數(shù)非常低，導致SMD0603規(guī)格器件的電容低于200 pF。然而，主要的缺點是高觸發(fā)電壓和高于100 V的鉗位電壓。

歷史上，板級無源元器件在系統(tǒng)級ESD防護中被用作基本的電流通路元器件。兩種常用的器件是電容器和鐵氧體磁珠。這兩種器件都能導通或通過過濾阻止ESD電流。

在非常低的鉗位電壓下，與IC引腳并聯(lián)的電容器傳導ESD電流的大部分。然而，所有分立電容器都有金屬電極和引腳，它們都有寄生電感。根據(jù)連接引腳的長度和電容器外殼的設計，可能會出現(xiàn)幾nH的電感。在ESD電流的快速上升期間，電容器的寄生電感會在ESD器件上引起不希望的電壓降。當采用電容器作為與IC并聯(lián)的ESD防護器件時，必須考慮這些電壓尖峰。

鐵氧體磁珠是無源器件，表現(xiàn)出類似于帶通濾波器的功能。ESD電流中的低頻還是高頻成分被濾除，取決于鐵氧體磁珠的模型。鐵氧體磁珠與被防護引腳串聯(lián)使用。根據(jù)模型，鐵氧體磁珠會面臨大應力電流下的飽和，這就限制了其對ESD防護的適用性。

表1.3總結(jié)了可以用于片外系統(tǒng)級ESD防護的器件電學參數(shù)。RON：導通電阻，VBD：DC擊穿電壓（在電流I = 1 mA處），Vchamp：30 ns @ 8 kV IEC 61000-4-2后的鉗位電壓，tON：開啟時間，C：在1 MHz處。TVS二極管在低擊穿電壓處觸發(fā)，提供較低的寄生電容。這使得其對于低壓和高速應用來說，成為系統(tǒng)級ESD防護最合適的選擇。對于模擬和高壓應用，高擊穿電壓TVS二極管、壓敏電阻和電容器為最合適的片外防護器件。

表1.3　通用系統(tǒng)級ESD防護器件電氣參數(shù)概覽

當針對適當?shù)囊种扑胶桶ㄅc系統(tǒng)電路參數(shù)匹配良好的其他電學特性，選定了TVS后，其余的設計步驟包括可以利用PCB走線寄生電感的最佳性能的板上TVS定位。

類似于電容，低頻信號將不受板上走線電感的影響。然而，在高頻時，電感將成為阻抗元器件，影響信號完整性：RL= ωL。如果頻率足夠高的話，甚至一段較短走線的電感也能提供相當大的阻抗。因此，在PCB上的ESD抑制器和被防護芯片引腳之間的距離越長，引腳電壓越低。圖1.30a中電感L1物理上代表端口和ESD抑制器之間的連接；L2——在ESD抑制器和芯片I/O引腳之間，L3——在I/O連線和ESD抑制器之間。這一策略產(chǎn)生了對IC引腳電壓波形的明顯抑制效果（圖1.30b）。

電感L2對ESD脈沖電壓和電流產(chǎn)生了衰減，能量被儲存和消散在板上走線周圍的電磁場中。ESD脈沖的衰減沿板上走線傳遞。因此，TVS安放在通常是瞬態(tài)ESD入口點的連接處是有利的。

在圖1.30中，選擇了電壓過沖和鉗位電壓都相當高的TVS。連接器處1 kV TLP脈沖下的抑制器波形有約350 V的測量峰值和75 V的維持電壓。顯然，PCB走線上的650 V電壓可在高頻下產(chǎn)生實質(zhì)性的耦合。如果3英寸（1英寸=0.025 4米）長的走線（L2）連接到ESD抑制器的位置和IC的輸入pad，過沖峰值電壓衰減到約1/6，“鉗位”電壓從約60 V減小到約25 V。這一縮減與PCB L2線的與頻率相關的阻抗相對應。

通過增加ESD抑制器和芯片之間的走線長度，IC引腳處的應力可大大減小。ESD抑制器應該直接位于連接器之后。它應該是ESD瞬態(tài)遭遇到的第一個板級元器件。

根據(jù)經(jīng)驗分析的推斷，可以導出TVS的最佳位置如下：

（1）在對系統(tǒng)屏蔽的連接器內(nèi)（機殼）；

（2）在電路板走線與連接引腳相互作用的地方；

（3）緊接在電路板上連接器的后面；

（4）在可有效地與I / O線耦合的魯棒的、無防護的線上；

（5）在數(shù)據(jù)線的串聯(lián)電阻元件之前；

（6）在數(shù)據(jù)線的一個扇出點之前；

（7）靠近IC引腳。

另一個放置考慮是從板上數(shù)據(jù)信號走線到TVS自身的距離，由電感L3表示（圖1.30）。這個走線電感應該最小化，以便縮減電路信號線交叉點處的電壓降，在那里，所有電感連在一起。如果L3較大，由于感抗的緣故，TVS就與信號線隔離了。因此，TVS焊盤的理想位置就是壓在數(shù)據(jù)走線之上。

機殼或框架接地可作為ESDMINUS總線工作。為避免ESD應力與數(shù)據(jù)信號耦合，設計采用兩條不同的電流路徑是最優(yōu)的方法。TVS以機殼地電位為參考，可減小意外噪聲的影響和地彈，保持信號完整性。

對于便攜式半導體系統(tǒng)，近幾年占據(jù)主導地位的最有用的抑制器都是基于硅材料。其設計有點類似于其他片上ESD器件，將精確的擊穿特性和高性能與多端口集成相結(jié)合。然而，大部分設計優(yōu)點可從使用專用工藝技術(shù)支持的垂直器件架構(gòu)的分立方法中得到。

只使用數(shù)據(jù)表參數(shù)的ESD防護器件與ESD等級和成本相比，并不總是最優(yōu)的。例如，器件”A”在數(shù)據(jù)表中的IEC 61000-4-2級別可能具有約5 kV魯棒性，而器件“B”能保證有約20 kV。然而，這一范圍僅表示該TVS器件的耐受性，而非二極管鉗位波形特性。如果器件“A”提供更合適的ESD工作波形，系統(tǒng)的設計就能更好。在同樣的PCB走線情況下，TVS連接產(chǎn)生的波形將決定通過IC引腳的次級電流大小。

除非數(shù)據(jù)表中提供，否則在ESD時間域中對鉗位電壓和殘余電流的估計可能并不簡單。抑制器數(shù)據(jù)表中的鉗位電壓參數(shù)，如果存在，也可能會產(chǎn)生誤導，因為它僅表示在ESD脈沖起始過沖電壓之后的鉗位電壓。同時，殘余電流僅能基于PCB走線設計進行計算。

由于具有0.05~1.0 pF的低電容，基于聚合物的TVS對高頻應用似乎頗具吸引力。然而，它們的觸發(fā)電壓通常比鉗位電壓高很多。一個典型的聚合的抑制器擊穿電壓是在300~500 V，回滯后的鉗位電壓高達150 V。另外，在ESD脈沖后，聚合物抑制器可能有長達幾小時甚至一天的恢復時間以過渡到高阻抗態(tài)。

壓敏電阻型的抑制器成本低，但觸發(fā)和鉗位電壓高，此外電阻也高。典型的低電容壓敏電阻TVS鉗位電壓范圍在150~500 V，動態(tài)電阻在20 Ω以上。另一個副作用是在多次應力下可能的衰退。大多數(shù)壓敏電阻僅能有10~20次沖擊的可逆運行。

用于系統(tǒng)ESD防護的最優(yōu)方法是基于半導體TVS二極管。ESD防護二極管具有低鉗位電壓、低電阻、快速開啟和良好的ESD可靠性等特征。一般來說，半導體二極管提供了最好的ESD防護，現(xiàn)在可得到的電容也低于0.1~1 pF，這保證了很好的信號完整性。

目前的行業(yè)慣例是基于一個8μs的上升時間和20μs的持續(xù)時間的脈沖來發(fā)布鉗位電壓。這是對電源浪涌的規(guī)格要求，而不是對ESD的。大多數(shù)數(shù)據(jù)表采用1 A脈沖，有時也用更高的電流脈沖來記錄鉗位電壓。這一脈沖與快速瞬態(tài)ESD系統(tǒng)級的脈沖并不等效，后者上升時間1 ns、脈寬100~150 ns。在峰值電流約30 A的IEC 61000-4-2級別的脈沖期間的TVS鉗位電壓通常與TVS數(shù)據(jù)表提供的浪涌電流為1~3 A處的微秒時間域的不同。這樣，IC與系統(tǒng)協(xié)同設計方法就涉及了另外的脈沖表征（第5章）。

一般而言，半導體二極管實現(xiàn)了最低的峰值鉗位電壓，而抑制器和聚合物具有更高的鉗位電壓特性。通常，對于8 kV IEC 61000-4-2應力，低電壓半導體TVS二極管額定將電壓鉗位在8~15 V范圍。與鉗位電壓范圍為150~500 V的壓敏電阻和聚合物抑制器的對比顯著，堪稱完美。所以，IC引腳的次級電流取決于整個片外網(wǎng)絡的動態(tài)電阻，電壓被安放在系統(tǒng)端口的TVS所鉗制。

有各種可供選擇的硅抑制器件用做ESD防護：SCR二極管、TVS雪崩二極管和穿通BJT器件。板級ESD防護設計因系統(tǒng)而異。影響設計的因素包括電路板布局、IC的ESD能力和ESD瞬態(tài)應力作用在數(shù)據(jù)線上的物理能力。實證檢驗也可用來確定系統(tǒng)的敏感性。如果已經(jīng)決定需要補充一個ESD防護，那么下一步就是確定合適的抑制器。應該考慮的特性有許多，包括電容、峰值和鉗位水平、泄漏電流和系統(tǒng)工作電壓。

另一個因素是待防護線的數(shù)量。這由系統(tǒng)數(shù)據(jù)協(xié)議決定。例如，USB總線有2條數(shù)據(jù)線、RS485每個差分對使用2條線、10/100BaseT以太網(wǎng)用了4條線，等等。在有多條數(shù)據(jù)線需要防護的情況下，或許應該采用多端口抑制器以節(jié)省電路板空間和安裝成本。

認識到需要全新的方法以滿足現(xiàn)今ESD需求，一些公司已引入了新的硅TVS架構(gòu)，得到比傳統(tǒng)片外ESD防護器件好得多的ESD性能。

企業(yè)協(xié)同

版權(quán)聲明：本文內(nèi)容由網(wǎng)絡用戶投稿，版權(quán)歸原作者所有，本站不擁有其著作權(quán)，亦不承擔相應法律責任。如果您發(fā)現(xiàn)本站中有涉嫌抄襲或描述失實的內(nèi)容，請聯(lián)系我們jiasou666@gmail.com 處理，核實后本網(wǎng)站將在24小時內(nèi)刪除侵權(quán)內(nèi)容。

版權(quán)聲明：本文內(nèi)容由網(wǎng)絡用戶投稿，版權(quán)歸原作者所有，本站不擁有其著作權(quán)，亦不承擔相應法律責任。如果您發(fā)現(xiàn)本站中有涉嫌抄襲或描述失實的內(nèi)容，請聯(lián)系我們jiasou666@gmail.com 處理，核實后本網(wǎng)站將在24小時內(nèi)刪除侵權(quán)內(nèi)容。