《系統(tǒng)與芯片ESD防護(hù)的協(xié)同設(shè)計(jì)》 —1.2.2　局部鉗位網(wǎng)絡(luò)和兩級(jí)防護(hù)

1.2.2　局部鉗位網(wǎng)絡(luò)和兩級(jí)防護(hù)

在系統(tǒng)級(jí)應(yīng)力的情形下，由于防護(hù)網(wǎng)絡(luò)累積的高壓降，IC輸入和輸出的軌基防護(hù)網(wǎng)絡(luò)通常效率低下。在上電條件下，有源鉗位失能，這樣對(duì)ESD脈沖的響應(yīng)就不充分。其他阻礙有源鉗位方法的情形包括pad的防護(hù)，其耐壓在可用的有源器件額定值之上，例如，用5 V半導(dǎo)體工藝實(shí)現(xiàn)的放大器，它的與薄膜輸入電阻相連的差分輸入引腳具有較高的（65 V）共模耐壓[7]。其他的例子包括具有雙向高耐壓的電路引腳。對(duì)這種引腳的防護(hù)可能不會(huì)容許下二極管對(duì)地軌，因此也需要排除上二極管對(duì)電源軌。所以，局部鉗位方法就是唯一的實(shí)用方案（圖1.10）。在局部鉗位防護(hù)網(wǎng)絡(luò)方案中，每個(gè)引腳通過(guò)專用的局部ESD鉗位進(jìn)行防護(hù)，它提供了從引腳到地或直接到另一個(gè)引腳的電流通路。

兩級(jí)片上ESD防護(hù)原理適用于局部鉗位防護(hù)。一般來(lái)說(shuō)，兩級(jí)防護(hù)網(wǎng)絡(luò)由兩個(gè)被電阻性電流路徑或一個(gè)延遲元器件隔開(kāi)的ESD鉗位器的組合構(gòu)成。基于電阻的兩級(jí)網(wǎng)絡(luò)（圖1.11a）包含一個(gè)將工作電壓限制在VP的初級(jí)鉗位，以及一個(gè)將內(nèi)部節(jié)點(diǎn)電壓限制在VI的較小的二級(jí)鉗位。二級(jí)電阻RS的選取取決于二級(jí)鉗位電流IC2：RS = (VP-VI) /IC2。兩級(jí)鉗位對(duì)于濾除短脈沖過(guò)應(yīng)力非常有效，這種過(guò)應(yīng)力對(duì)于由時(shí)間常數(shù)RSCI造成的CDM事件來(lái)說(shuō)很常見(jiàn)。CI是內(nèi)部節(jié)點(diǎn)的等效電容。如果內(nèi)部器件能支撐足夠大的脈沖電流水平，二級(jí)鉗位的使用就成為可選項(xiàng)。

圖1.11　a）CMOS輸入的兩級(jí)ESD防護(hù)　b）采用次級(jí)雪崩二極管的基于局部的網(wǎng)絡(luò)

c）采用兩級(jí)匹配電阻的高速接收器ESD防護(hù)

針對(duì)系統(tǒng)級(jí)ESD脈沖的兩級(jí)防護(hù)網(wǎng)絡(luò)同樣適用于片上和板級(jí)防護(hù)。在PCB方面，優(yōu)點(diǎn)在于分立元器件的電容和電感較高，同時(shí)瞬態(tài)電壓抑制器TVS可作為初級(jí)防護(hù)。

兩級(jí)網(wǎng)絡(luò)的一個(gè)例子是一級(jí)回滯鉗位被電阻與二級(jí)鉗位（即一個(gè)電壓限制雪崩二極管）

（圖1.11b）隔開(kāi)，或者是帶有匹配電阻的兩級(jí)二極管（圖1.11c）。初級(jí)鉗位直接與輸入pad連

接。它只在一定程度上限制了電壓但傳導(dǎo)了大部分電流。然而，初級(jí)鉗位只是針對(duì)鉗位電壓的波形進(jìn)行的近似設(shè)計(jì)。這個(gè)分離出來(lái)的功能交給更精確但魯棒性較弱的二級(jí)鉗位器來(lái)處理。對(duì)局部防護(hù)級(jí)之間電流和電壓限制功能進(jìn)行分離，其效果是整體上降低了寄生電容、漏電和噪聲。

另外的優(yōu)點(diǎn)可從級(jí)間采用的非線性電阻的實(shí)現(xiàn)中得到。例如，它可以作為一個(gè)飽和電阻來(lái)實(shí)現(xiàn)（圖1.11a中的RS），從某個(gè)飽和電流電平開(kāi)始提供額外的電壓降。

兩級(jí)網(wǎng)絡(luò)的原理廣泛用于輸入和輸出的元器件級(jí)和系統(tǒng)級(jí)防護(hù)。在輸出情形下，內(nèi)部電路的功率器件陣列可以為二級(jí)防護(hù)提供適當(dāng)?shù)钠ヅ潆娏鳎词故窃诩?jí)間隔離僅僅通過(guò)金屬電阻來(lái)實(shí)現(xiàn)的情況下（圖1.12）。局部ESD防護(hù)的復(fù)雜性與那些連接到pad的器件的控制電極在ESD脈沖期間通常是未知的狀態(tài)有關(guān)。因此，內(nèi)部器件的觸發(fā)電壓可與ESD鉗位的觸發(fā)電壓特性相比擬。

上電系統(tǒng)級(jí)測(cè)試條件下，選擇局部回滯鉗位器時(shí)需要考慮到潛在的瞬時(shí)閂鎖問(wèn)題。例如，各種可控硅整流器（SCR）器件一般會(huì)產(chǎn)生相對(duì)低的維持電壓（第3章），低于電源電平，從而產(chǎn)生閂鎖風(fēng)險(xiǎn)。

兩級(jí)原理也可以在器件級(jí)實(shí)現(xiàn)。一個(gè)緊湊型方案的例子是由一個(gè)三端口二極管結(jié)構(gòu)來(lái)表示的（圖1.13a、圖1.13b）。它由雙邊二極管組成，形成一個(gè)三端結(jié)構(gòu)。二極管的一邊作為功率ESD工作（連接到I/O pad的功率二極管），另一邊僅僅維持內(nèi)部電路的低電位（連接到內(nèi)部電路的鉗位二極管）。兩個(gè)內(nèi)部二極管共用同一個(gè)阱，這就創(chuàng)建了兩級(jí)ESD防護(hù)電路，具有相應(yīng)的“內(nèi)建”阱電阻。二極管結(jié)構(gòu)的一個(gè)重要特征是在ESD作用期間的內(nèi)部電位共享。

I/O引腳的ESD防護(hù)可以用圖1.13c所示的相應(yīng)電路來(lái)實(shí)現(xiàn)。二級(jí)元器件的工作可用器件剖面圖的數(shù)值仿真進(jìn)行分析（圖1.13d），顯示pad和內(nèi)部節(jié)點(diǎn)的電壓可以相差兩倍多。

圖1.13　a）N阱中的三端二極管結(jié)構(gòu)　b）P阱中的三端二極管結(jié)構(gòu)　c）基于二極管和器件實(shí)現(xiàn)的二級(jí)防護(hù)軌基網(wǎng)絡(luò)　d）PAD處及內(nèi)部節(jié)點(diǎn)計(jì)算的電壓與PAD電流的關(guān)系

兩級(jí)方案用于解決整個(gè)ESD脈沖時(shí)域問(wèn)題是有效的。例如，它可以用于限制在回滯型器件觸發(fā)后的內(nèi)部殘余電壓。這可以用EEPROM內(nèi)存模塊中“擦除”引腳的防護(hù)案例來(lái)說(shuō)明，該EEPROM可以外部編程。

作為ESD應(yīng)力的后果，失效的內(nèi)存單元出現(xiàn)了再編程，這種應(yīng)力歸因于在脈沖開(kāi)始約800 ns后，擦除引腳處高的殘余電壓與其他節(jié)點(diǎn)電勢(shì)的組合作用。在基于原始SCR防護(hù)的擦除引腳處測(cè)得的波形，提供了不同負(fù)載下相關(guān)的殘余電壓（圖1.14）。對(duì)于僅有一個(gè)EEPROM單元的小負(fù)載，可以觀察到作為ESD應(yīng)力后果的再編程，與此對(duì)比的是48個(gè)EEPROM單元的高負(fù)載時(shí)的情形。

為減小殘余電壓，原始的基于高壓SCR的電路（圖1.15a）已用一個(gè)二級(jí)元器件外加一個(gè)反饋回路（圖1.15b）進(jìn)行了改進(jìn)。增加一個(gè)使能模塊，使二級(jí)鉗位在正常工作時(shí)不起作用。

本地的片上防護(hù)不僅僅局限于周邊引腳的局部鉗位。除了實(shí)現(xiàn)良好的ESD性能的目標(biāo)之外，在內(nèi)部電路中可以包含本地鉗位器。ESD應(yīng)力對(duì)高壓電路內(nèi)部引腳的影響的一個(gè)最典型的例子是，低邊控制電路、開(kāi)關(guān)器件的邏輯和驅(qū)動(dòng)器的內(nèi)部電壓調(diào)整器。由于內(nèi)部調(diào)整器的阻抗相對(duì)較低，為了實(shí)現(xiàn)兩級(jí)防護(hù)方法，通常不能使用第二級(jí)電阻。這使得調(diào)整器對(duì)ESD損傷的敏感性提高，所以必須將其設(shè)計(jì)得能承受一定的ESD電流水平。通常，內(nèi)部產(chǎn)生的VDD電壓節(jié)點(diǎn)需要一個(gè)能夠處理較大ESD電流的內(nèi)部電壓鉗位器。即使VDD節(jié)點(diǎn)完全沒(méi)有連接到外部引腳，也應(yīng)該使用這種鉗位器。

在內(nèi)部電壓調(diào)整器的設(shè)計(jì)中，最常見(jiàn)的失效位置是高邊高功率元器件。在高邊基于PMOS的調(diào)整器中，高壓PMOS失效了（圖1.16a）。在這種情形下，柵鉗位二極管提供不了實(shí)質(zhì)性的改進(jìn)（圖1.16b）。類似的ESD電流失效路徑在雙極和堆疊調(diào)整器中也可觀察到。在這種情形下，由于多米諾效應(yīng)，可在兩個(gè)堆疊元器件中都觀察到損傷（圖1.16c）。用于VCC調(diào)整器的高壓PMOS的ESD防護(hù)（圖1.16）是基于在VIN和CBOOT引腳之間形成所期望的ESD通路。

圖1.16　失效分析結(jié)果[5]　a）、b）PMOS　c）基于NPN BJT的VCC調(diào)整器

一般地，可以為ESD脈沖電流提供的路徑有3條（圖1.17）。第1條是由驅(qū)動(dòng)器控制的大開(kāi)關(guān)NLDMOS提供的。由于漏柵耦合，NLDMOS在很短的時(shí)間內(nèi)導(dǎo)通，對(duì)于泄放ESD電流是足夠的。這個(gè)電流流向開(kāi)關(guān)引腳SW，然后流經(jīng)BOOST-SW之間鉗位的反向電流路徑。鉗位的反向路徑ESD二極管提供這個(gè)殘余電流通路。在正確設(shè)計(jì)的ESD防護(hù)鉗位下，這一電流通路是可逆的。第2個(gè)可選的電流路徑是通過(guò)高壓ESD鉗位到電源地，然后流經(jīng)在BOOST和地之間的ESD二極管。這一電流通路也是可逆的。

最后，第3條路徑，通常是不可逆的，是由高壓PMOS和調(diào)整器的其他堆疊元器件（如圖1.17所示的NPN二極管）提供的直接到BOOST引腳的電流通路。如果這一電流通路占主導(dǎo)地位，PMOS將面臨失效的風(fēng)險(xiǎn)。這一電流通路解釋了圖1.16a和圖1.16b所示的情況。

陣列耦合強(qiáng)度較低以及ESD防護(hù)窗口較小時(shí)，ESD失效與內(nèi)部電壓調(diào)整器有關(guān)。它們要求采取產(chǎn)品專用的措施，以克服高壓ESD鉗位器觸發(fā)電壓的變化、NLDMOS陣列自防護(hù)能力對(duì)版圖和內(nèi)部電路驅(qū)動(dòng)器設(shè)計(jì)的依賴、高壓PMOS和NLDMOS器件脈沖安全工作區(qū)（SOA）的變化。

改善ESD防護(hù)的具體方法取決于在特定產(chǎn)品電路內(nèi)實(shí)現(xiàn)的、占主導(dǎo)地位的ESD電流路徑。或許第一個(gè)最合乎邏輯的解決方案是通過(guò)將VIN鉗位電壓降低到一個(gè)較低水平，從而限制PMOS器件上的壓降，達(dá)到改善ESD防護(hù)的目的。然而，對(duì)于安全工作區(qū)范圍較低的優(yōu)化過(guò)的功率元器件，高壓ESD防護(hù)鉗位參數(shù)的這種調(diào)整也許不是一個(gè)好的選項(xiàng)。在這種情況下，魯棒性最強(qiáng)的方法是進(jìn)行VCC調(diào)整器的ESD導(dǎo)向協(xié)同設(shè)計(jì)，為電路引腳提供高得多的絕對(duì)最大脈沖電壓。如果工藝允許的話，設(shè)計(jì)措施可包括采用堆疊的或超大的元器件，或采用功效低、耐壓高的元器件。為防護(hù)低邊驅(qū)動(dòng)器，可能需要額外的內(nèi)部電源鉗位器。

企業(yè)協(xié)同

版權(quán)聲明：本文內(nèi)容由網(wǎng)絡(luò)用戶投稿，版權(quán)歸原作者所有，本站不擁有其著作權(quán)，亦不承擔(dān)相應(yīng)法律責(zé)任。如果您發(fā)現(xiàn)本站中有涉嫌抄襲或描述失實(shí)的內(nèi)容，請(qǐng)聯(lián)系我們jiasou666@gmail.com 處理，核實(shí)后本網(wǎng)站將在24小時(shí)內(nèi)刪除侵權(quán)內(nèi)容。

版權(quán)聲明：本文內(nèi)容由網(wǎng)絡(luò)用戶投稿，版權(quán)歸原作者所有，本站不擁有其著作權(quán)，亦不承擔(dān)相應(yīng)法律責(zé)任。如果您發(fā)現(xiàn)本站中有涉嫌抄襲或描述失實(shí)的內(nèi)容，請(qǐng)聯(lián)系我們jiasou666@gmail.com 處理，核實(shí)后本網(wǎng)站將在24小時(shí)內(nèi)刪除侵權(quán)內(nèi)容。