FPGA設(shè)計(jì)心得（4）Aurora IP core 的定制詳情記錄

文章目錄

寫在前面

IP核定制頁面預(yù)覽

IP核定制詳解

lane width

Line Rate

GT REFCLK (MHz)

INIT clk (MHz)

DRP clk (MHz)

Dataflow Mode

Interface

Flow control

Back Channel

GT selection

寫在最后

同行邀請

參考資料

寫在前面

很久沒有在夜里寫博客了，現(xiàn)在是凌晨3點(diǎn)多，寫這篇博客，夜真的太靜了，這種感覺是真的好。為什么要在夜里寫博客呢？

原因是通過這一段時(shí)間的學(xué)習(xí)，我發(fā)現(xiàn)白天我真的特別容易分心，夜里狀態(tài)極好（讀研期間養(yǎng)成的臭毛病之一），當(dāng)然并不是推薦這種做法，畢竟以后工作還是白天，只是有特別需要完成的任務(wù)時(shí)（導(dǎo)師給的項(xiàng)目代碼，但看懂還是需要自己通過定制類似的IP核實(shí)踐一下，觸類旁通），堅(jiān)持一下還是很有必要的。

這篇博客講的是Aurora IP核的定制問題，說實(shí)話，IP核的定制誰都會(huì)，隨便選選都能用，但是我覺得還是有必要認(rèn)真去了解特定的IP核定制，特別是其重要細(xì)節(jié)的選擇，只要了解了，才能進(jìn)行后面的仿真。

廢話不多說，開始吧。（聲明：有耐心的推薦閱讀數(shù)據(jù)手冊）

對了，這是上一篇博客，有助于這一篇博客的理解。

FPGA設(shè)計(jì)心得（3）Aurora IP core 的理論學(xué)習(xí)記錄

IP核定制頁面預(yù)覽

第一頁，物理層以及鏈路層信息選擇：

第二頁，選擇IP核使用的GTX 通道以及那個(gè)MGT BANK等：

第三頁：共享邏輯的位置，例如時(shí)鐘以及復(fù)位等邏輯，是在核內(nèi)還是在例子工程內(nèi)（一般較為復(fù)雜的IP核，賽靈思會(huì)提供例子程序供學(xué)習(xí)以及修改作為自己的工程），為了靈活使用時(shí)鐘等，個(gè)人傾向于在例子內(nèi)：

IP核定制詳解

lane width

物理層參數(shù)之一，數(shù)據(jù)手冊給出的解釋是：

選擇該IP核中使用的收發(fā)器（Transceiver）的字節(jié)寬度。此參數(shù)定義收發(fā)器的TXDATA / RXDATA寬度以及用戶接口數(shù)據(jù)總線的寬度。 有效值為2和4。

默認(rèn)值為2；

對于用戶接口，我們在定制頁面給出對比：

當(dāng)lane width為2時(shí)：

當(dāng)lane width為4時(shí)，

Line Rate

在0.5（Gb / s）到6.6（Gb / s）的有效范圍內(nèi)輸入以吉比特/秒為單位的線速率值。

線速率這個(gè)參數(shù)值是未編碼的比特率，通過串行鏈路以該比特率傳輸數(shù)據(jù)。 該核的總數(shù)據(jù)速率為：

（0.8 x 線速率）x Aurora 8B / 10B通道數(shù)。

線速率受所選設(shè)備的速度等級和封裝的限制（也即不同的設(shè)備以及封裝等具有不同的限速率）。

GT REFCLK (MHz)

從下拉列表中選擇收發(fā)器的參考時(shí)鐘頻率。 參考時(shí)鐘頻率取決于所選的線路速率。 為了獲得最佳結(jié)果，請選擇可以實(shí)際應(yīng)用于目標(biāo)設(shè)備的參考時(shí)鐘輸入的最高速率。

默認(rèn)值為：125.000 MHz

INIT clk (MHz)

字面意思是初始化時(shí)鐘，也沒啥好解釋的，Aurora協(xié)議中需要初始化的東西很多吧，默認(rèn)時(shí)鐘50M，給就完事了。

DRP clk (MHz)

DRP的英文應(yīng)該是dynamic reconfiguration port，意思是動(dòng)態(tài)可重配置端口，那么drp clk到底是個(gè)什么呢？在IP核中用來干嘛的？

你聽說過在線配置屬性嗎？（例如：GTX可以工作在不同線速率，用戶可能需要通過更改內(nèi)部屬性來實(shí)現(xiàn)，這就需要DRP時(shí)鐘了。）也許做過GTX/GTH的朋友，有意無意都聽說過，那這個(gè)drp clk就是用于此的。（也許你不需要用，但是如果例子程序需要給的話，給相應(yīng)的時(shí)鐘就好了。）

默認(rèn)時(shí)鐘也為50M。

Dataflow Mode

字面意思是：數(shù)據(jù)流模式，如下定制頁面：

可以選擇為全雙工，以及只收單工，只發(fā)單工三種模式。

不必多說，如果你需要有收有發(fā)，自然全雙工模式。

Interface

用戶端接口，可以選擇的協(xié)議格式有framing以及streaming，博文：Aurora IP core 的理論學(xué)習(xí)記錄就介紹過。

streaming接口格式比framing格式要簡潔的多。

選擇用于核的數(shù)據(jù)路徑接口的類型。 選擇Framing使用AXI4-Stream接口，該接口允許封裝任何長度的數(shù)據(jù)幀。 選擇流傳輸則使用簡單的AXI4-Stream接口通過Aurora 8B / 10B通道流傳輸數(shù)據(jù)。

Flow control

選擇所需的選項(xiàng)以將流量控制添加到核。

用戶流控制（UFC）允許應(yīng)用程序通過Aurora 8B / 10B通道發(fā)送簡短的高優(yōu)先級消息。

本機(jī)流控制（NFC）允許全雙工接收器調(diào)節(jié)發(fā)送給它們的數(shù)據(jù)的速率。

立即模式允許將空閑代碼插入數(shù)據(jù)幀內(nèi)，

而完成模式僅將空閑代碼插入完整數(shù)據(jù)幀之間。

當(dāng)然這是針對數(shù)據(jù)路徑接口格式為framing時(shí)的流控制，如果選擇streaming格式，則此選項(xiàng)不需要。

Back Channel

僅僅對應(yīng)于單工模式，字面意思是后通道，至于干啥用的，我還真不知道。

用實(shí)踐來說話吧，或者提出你的見解？

可選的值為；

GT selection

GT selection需要配置的有兩個(gè)東西，一個(gè)是lanes，也就是通道數(shù)量，使用幾個(gè)通道，就像去一個(gè)目的地，有很多條路，你需要選擇你的車隊(duì)分別做哪幾條路線。

事實(shí)上，在FPGA中，GT Bank是有限的，不同類型的FPGA以及不同的封裝等都有不同數(shù)量的MGT Bank，而一個(gè)MGT BANK上有4個(gè)通道叫channels，在這里叫l(wèi)anes，四個(gè)channels加上一個(gè)共有的QPLL，組成一個(gè)Quad。

以前也講過這東西：

Aurora IP core 的理論學(xué)習(xí)記錄

GTX/GTH 物理層結(jié)構(gòu)分析

如下：

這里就是配置這些的。

最后是GT Refclk1和Gt Refclk2，選擇參考時(shí)鐘，例如上圖GTXQ0,是不是就是選擇GTX中的QPLL了呢？

我想應(yīng)該是的，這樣的話，時(shí)鐘質(zhì)量是最好的。（當(dāng)然還需要斟酌）。

我想定制過程大概就這樣結(jié)束了，后面緊接著要進(jìn)行仿真，通過仿真去更清楚的認(rèn)識Aurora傳輸數(shù)據(jù)的過程。

先使用簡單的streaming用戶接口格式，在使用framing用戶接口數(shù)據(jù)格式，這是很有必要的，因?yàn)閷?shí)戰(zhàn)中我發(fā)現(xiàn)還是很多都自用framing。

寫在最后

在定制完成IP核后，就可以生成IP核了。

等綜合完成之后，

通過右擊定制的IP核可以選擇聲稱該例子程序，這是我們程序設(shè)計(jì)的起點(diǎn)。下一篇博客見！

同行邀請

不僅是一個(gè)群，同時(shí)也是交個(gè)朋友。

參考資料

Aurora 8b/10b IP 數(shù)據(jù)手冊

FPGA設(shè)計(jì)心得（3）Aurora IP core 的理論學(xué)習(xí)記錄

GTX/GTH物理層結(jié)構(gòu)分析

FPGA HTTP TCP/IP

版權(quán)聲明：本文內(nèi)容由網(wǎng)絡(luò)用戶投稿，版權(quán)歸原作者所有，本站不擁有其著作權(quán)，亦不承擔(dān)相應(yīng)法律責(zé)任。如果您發(fā)現(xiàn)本站中有涉嫌抄襲或描述失實(shí)的內(nèi)容，請聯(lián)系我們jiasou666@gmail.com 處理，核實(shí)后本網(wǎng)站將在24小時(shí)內(nèi)刪除侵權(quán)內(nèi)容。