FPGA從Xilinx 的7系列學(xué)起（1）

FPGA進(jìn)入到一個(gè)工藝越來越牛的境界，很多人在學(xué)習(xí)FPGA的時(shí)候還在墨守陳規(guī)的從Spartan3學(xué)起，還是在ISE開始著手，總是覺得工藝是類似的，方法也是類似的。在和很多工程師一起討論的時(shí)候，就明確的告訴了他們，現(xiàn)在工藝的變化，F(xiàn)PGA已經(jīng)進(jìn)入到了一個(gè)很不一般的境界。正是這個(gè)境界的變化，讓FPGA這個(gè)不太大眾的芯片終于開始逐步的替代了ASIC和ASSP。

不要覺得FPGA的東西也是一成不變，不要覺得FPGA就是一張白紙，他就不需要創(chuàng)新。他的變化，才讓他逐漸強(qiáng)大。

或許，你還不知道的情況下FPGA已經(jīng)藏身于你們家的電視，你們的汽車，你們家的洋房里面了。

當(dāng)然，這個(gè)境界一樣要有很多東西來支撐，有牛的芯片，牛的工具，牛的思路和牛的同學(xué)。所以我想在目前最成熟的FPGA，應(yīng)用最廣的FPGA為起點(diǎn)，來幫助一些對FPGA非常感興趣的同學(xué)。

一路有我，有我陪伴大家。

XILINX的7系列的FPGA目前來看是最成熟，應(yīng)用最廣泛的FPGA。他既承上，承接上一代FPGA，又啟下，有下一代FPGA濃重的基因和嶄新的設(shè)計(jì)方法學(xué)。

因此我也希望，我們的講解過程，能夠大家的意見，那邊一個(gè)小問題，我們可以開一章，來詳細(xì)描述。畢竟，我們不是出書，還是希望天馬行空一點(diǎn)。

XILINX 7系列FPGA的簡介

7系列包括Artix 7、Kintex 7和Virtex 7。其中Artix 7面向較低端應(yīng)用，功耗低，價(jià)格低，但是性能絲毫不弱；Kintex 7面向中端應(yīng)用，性價(jià)比更高，性；Virtex 7面向高端應(yīng)用。所有芯片都是用28nm HPL工藝。該工藝把功耗和性能之間的相輔相成的關(guān)系表達(dá)的淋漓盡致。讓我們來聽我顯擺一下他們的性能吧。

7系列的FPGA再也不像以前的FPGA那樣，LUT是分完全版加閹割版兩種情況了，是真正的6輸入查找表，可以例化成為分布式RAM。這個(gè)功能以前只能在高端的FPGA的里面才可以有的。現(xiàn)在你花很少的價(jià)格便有了最高端的享受。

DDR3的最高接口速率，能夠達(dá)到最牛的1866Mb/s，這個(gè)其他家的FPGA暫時(shí)還達(dá)不到這個(gè)性能，直接把很多家在28nm技術(shù)上的FPGA遠(yuǎn)遠(yuǎn)的甩出去幾條街。

Transceiver速率最高能夠達(dá)到28G，天，我都以前都不敢想象。關(guān)于XILINX和其他家FPGA的28G的比較，大家就網(wǎng)上搜他們的眼圖吧。我就不多說了。

又增加了用戶可配置的ADC（雙12位，1MSPS的ADC），這個(gè)功能可以滿足大家最基本的需求，我想未來這個(gè)ADC的性能會更好，那么，很多做通信的同學(xué)，你們是不是有點(diǎn)小激動呢。

DSP的性能更是厲害的媽媽給厲害開門，厲害到家了。在有些場景下?lián)f可以跟GPU有一些計(jì)算方面的抗衡，至于性能上的比較，我沒有手頭上的數(shù)據(jù)提供給大家。我現(xiàn)在都還想，未來我的顯卡要是FPGA做的，我還不是得天天更換配置文件，顯擺我的設(shè)計(jì)能力嗎？

非常強(qiáng)大的時(shí)鐘管理單元，是PLL+MMCM的架構(gòu)，這又回到以前的爭論，到底是DCM好還是PLL好，現(xiàn)在不用爭論了，類似的功能都給你提供了。正能證明FPGA的強(qiáng)大，博采眾長唄。順便說一句，一個(gè)時(shí)鐘輸入就能任意輸出你想要的時(shí)鐘頻率。這個(gè)頻率，是受限制的。當(dāng)然，MMCM和PLL共享很多相同的特性。D、M和O是3個(gè)重要參數(shù)。D為前分頻，M為倍頻，O為奇偶分頻。這些參數(shù)也可以通過DRP（Dynamic ReconfigurationPort）配置。PLL輸出時(shí)鐘數(shù)為6，MMCM為7。MMCM可實(shí)現(xiàn)小數(shù)倍頻和分頻。

通過6中不同類型的時(shí)鐘線（BUFG,BUFR, BUFIO, BUFH, BUFMR, and the high-performance clock）滿足3中不同應(yīng)用目的：高扇出、低傳輸延時(shí)和極低的偏斜。

時(shí)鐘可分為3類，全局時(shí)鐘、局部時(shí)鐘和I/O時(shí)鐘。

I/O時(shí)鐘are especially fast，且只能用于I/O邏輯和SERDES。7系列芯片中，MMCM輸出可與I/O直連，提供低抖動、高性能接口。Block RAM的關(guān)鍵特性如下：雙端口36KbRAM，端口寬度可達(dá)72。可配置FIFO邏輯，具有ECC功能。下一代產(chǎn)品更牛，這里就賣個(gè)關(guān)子吧。DSP的主要特點(diǎn)，支持25×18的二進(jìn)制補(bǔ)碼乘法器，48位的累加器，帶Pre-adder，可以選擇使用pipelining、ALU，以及專用的級聯(lián)總線Pre-adder可改善資源利用率非常高的設(shè)計(jì)，降低DSP slice數(shù)量達(dá)50%。DSP具有48bit的pattern detector，用于convergent或者symmetric rounding。也可用于實(shí)現(xiàn)96bit寬的邏輯功能。DSP slice提供pipelining和extension capabilities，可提高除了DSP之外的許多應(yīng)用的速度和效率。如寬動態(tài)總線移位、存儲器地址生成、寬總線多路選擇器和memory-mapped I/O register。

IO的主要特性，支持1866Mb/s DDR3，內(nèi)置高頻解耦電容，提高信號完整，在低功耗和高速I/O應(yīng)用中，具有可三態(tài)的DCI功能。I/O分為HP和HR。HR支持1.2到3.3V，HP支持1.2到1.8V。同時(shí)每個(gè)bank有2個(gè)VREF管腳。

以上為我簡單的介紹了一下XILINX FPGA的情況，性能。

點(diǎn)擊打開鏈接

FPGA 單片機(jī)

版權(quán)聲明：本文內(nèi)容由網(wǎng)絡(luò)用戶投稿，版權(quán)歸原作者所有，本站不擁有其著作權(quán)，亦不承擔(dān)相應(yīng)法律責(zé)任。如果您發(fā)現(xiàn)本站中有涉嫌抄襲或描述失實(shí)的內(nèi)容，請聯(lián)系我們jiasou666@gmail.com 處理，核實(shí)后本網(wǎng)站將在24小時(shí)內(nèi)刪除侵權(quán)內(nèi)容。

版權(quán)聲明：本文內(nèi)容由網(wǎng)絡(luò)用戶投稿，版權(quán)歸原作者所有，本站不擁有其著作權(quán)，亦不承擔(dān)相應(yīng)法律責(zé)任。如果您發(fā)現(xiàn)本站中有涉嫌抄襲或描述失實(shí)的內(nèi)容，請聯(lián)系我們jiasou666@gmail.com 處理，核實(shí)后本網(wǎng)站將在24小時(shí)內(nèi)刪除侵權(quán)內(nèi)容。