ARMv8-A 緩存一致性(1)

一、緩存一致性

一致性：讀取操作是否能讀到最新的值；

連貫性：一個寫入值什么時候才能被讀取到（例如寫入和傳播的延遲可能造成寫入值不能馬上被讀取到）。

二、緩存一致性：處理器的視角

處理器P對位置X進(jìn)行先寫后讀操作，在寫和讀之間沒有其他處理器寫位置X，則P應(yīng)讀到它上一次寫操作寫入X的值；

處理器P對位置X進(jìn)行寫操作，然后處理器Q對位置X進(jìn)行讀操作，如果在寫和讀之間沒有其他處理器對位置X進(jìn)行寫操作，且讀與寫間隔足夠長的時間，則Q應(yīng)讀取到P上次寫操作寫入X的值；

在所有處理器看來，任意兩個處理器對相同位置的寫入操作的順序是相同的，這被稱為寫入操作的串行化。

三、緩存一致性：程序員的視角

任一讀操作 R 相對于某一處理器執(zhí)行完成之前，所有在程序順序中先于 R 的讀操作都必須執(zhí)行完成；

任一寫操作 W 相對于某一處理器執(zhí)行完成之前，所有在程序順序中先于 W 的訪存操作（包括讀操作和寫操作）都必須執(zhí)行完成。

對同步變量的訪問滿足順序一致性的要求；

對同步變量的訪問，只有在訪問操作之前的讀操作和寫操作都完成之后才能完成；

對數(shù)據(jù)的讀操作和寫操作，只有在對訪問操作之前的同步變量的訪問都完成之后才能完成。

在任一普通訪存操作被允許執(zhí)行之前，所有在同一進(jìn)程中先于這一訪存操作的 Acquire 操作都己完成；

在任一Release 操作被允許執(zhí)行之前，所有在同一進(jìn)程中先于這一Release 操作的讀操作和寫操作都已完成；

Acquire操作和Release操作的順序必須滿足處理器一致性要求。

相對于順序一致性，處理器一致性模型、弱一致性模型和釋放一致性模型放松了對讀寫操作順序的要求。處理器一致性模型放松了對讀操作和寫操作之間順序的要求，但保持了寫操作之間的順序。而弱一致性模型和釋放一致性模型則通過同步操作將排序的權(quán)利交給了程序員，進(jìn)一步放松了對訪存操作的順序要求。釋放一致性通過將同步操作分解為Acquire操作和Release操作進(jìn)一步增加了編程的靈活性。

四、結(jié)語

任務(wù)調(diào)度

版權(quán)聲明：本文內(nèi)容由網(wǎng)絡(luò)用戶投稿，版權(quán)歸原作者所有，本站不擁有其著作權(quán)，亦不承擔(dān)相應(yīng)法律責(zé)任。如果您發(fā)現(xiàn)本站中有涉嫌抄襲或描述失實的內(nèi)容，請聯(lián)系我們jiasou666@gmail.com 處理，核實后本網(wǎng)站將在24小時內(nèi)刪除侵權(quán)內(nèi)容。

版權(quán)聲明：本文內(nèi)容由網(wǎng)絡(luò)用戶投稿，版權(quán)歸原作者所有，本站不擁有其著作權(quán)，亦不承擔(dān)相應(yīng)法律責(zé)任。如果您發(fā)現(xiàn)本站中有涉嫌抄襲或描述失實的內(nèi)容，請聯(lián)系我們jiasou666@gmail.com 處理，核實后本網(wǎng)站將在24小時內(nèi)刪除侵權(quán)內(nèi)容。