Vs code如何快速生成Verilog例化模板

問題描述

用過很多種編輯器，Vs code對與Verilog的語法支持，以及Vivado關聯都是目前我最滿意的。

也是我用過安裝插件最方便的一款軟件，最關鍵的是它不需要破解，直接在官網下載正版，安裝即可。

鏈接：https://code.visualstudio.com/docs/?dv=win

本文的目的是記錄如何快速生成Verilog例化模板，且看：

安裝相關插件

安裝好Vs code之后，打開一個.v文件，之后

點擊擴展：

搜索verilog，選擇性的安裝相關插件：

其中很重要的一個是Verilog utils。

安裝完成之后就可以生成例化模板了，如何操作呢？

生成例化模板

以一個.v文件為例，選中模塊定義部分：

將其復制粘貼到需要例化的地方：

右擊：

輸入Verilog utils，單擊：

生成之后的效果是這樣的：

我是被驚艷到了，你呢？

相關文檔

https://blog.csdn.net/Reborn_Lee/article/details/108141393

https://code.visualstudio.com/docs/?dv=win

https://marketplace.visualstudio.com/items?itemName=ericsonj.verilogformat

版權聲明：本文內容由網絡用戶投稿，版權歸原作者所有，本站不擁有其著作權，亦不承擔相應法律責任。如果您發現本站中有涉嫌抄襲或描述失實的內容，請聯系我們jiasou666@gmail.com 處理，核實后本網站將在24小時內刪除侵權內容。

版權聲明：本文內容由網絡用戶投稿，版權歸原作者所有，本站不擁有其著作權，亦不承擔相應法律責任。如果您發現本站中有涉嫌抄襲或描述失實的內容，請聯系我們jiasou666@gmail.com 處理，核實后本網站將在24小時內刪除侵權內容。